Chip 3D monolítico produzido em foundry comercial redefine arquitetura de semicondutores nos EUA

Pesquisadores norte-americanos apresentaram o que descrevem como o primeiro chip 3D verdadeiramente tridimensional produzido em uma linha industrial de semicondutores, integrando processamento e armazenamento de forma empilhada no mesmo wafer. O protótipo, construído em parceria com a fundição SkyWater Technology, sinaliza uma transição potencialmente decisiva na estratégia de evolução do hardware ao trocar a tradicional miniaturização bidimensional pela exploração completa da terceira dimensão.

Quem está por trás do novo chip 3D

O desenvolvimento foi conduzido por cientistas da Stanford University, Carnegie Mellon University, University of Pennsylvania e MIT, em colaboração direta com a SkyWater Technology, uma foundry sediada nos Estados Unidos. Essa coalizão entre academia e indústria foi essencial para levar o conceito além de demonstrações restritas a laboratórios, provando sua viabilidade em infraestrutura fabril comercial com processos entre 90 nm e 130 nm.

Por que o chip 3D era um desafio histórico

Durante décadas, a evolução dos semicondutores baseou-se na redução do tamanho dos transistores e na disposição dos componentes lado a lado, sobre um plano bidimensional. Mesmo soluções recentemente rotuladas de “3D” permaneciam dependentes do empacotamento de múltiplos chips separados em um único módulo, unidos por interposers ou micro-soldas. Essa abordagem, embora útil, ainda mantinha distâncias consideráveis entre núcleos de lógica e blocos de memória, limitando o desempenho e aumentando o consumo de energia.

A nova arquitetura resolve esse gargalo ao construir, sequencialmente, camadas de lógica e memória uma sobre a outra, criando um circuito integrado 3D monolítico. A distância física entre processamento e armazenamento, apontada como um dos maiores entraves das arquiteturas convencionais, é drasticamente reduzida, potencializando velocidade e eficiência energética.

Como o chip 3D foi fabricado

O ponto central da fabricação foi a adoção de um processo de baixa temperatura, em torno de 415 °C. Essa faixa térmica evita danos às camadas inferiores quando novas camadas são depositadas, permitindo a integração vertical sem comprometer a integridade das partes já concluídas. A SkyWater empregou fluxos de produção maduros, variando de 90 nm a 130 nm, demonstrando que a inovação não depende, necessariamente, de tecnologias de litografia de ponta para se materializar.

Outro elemento decisivo foi a combinação de três tecnologias distintas dentro do mesmo wafer:

• Transistores de nanotubos de carbono: atuam na camada lógica superior, oferecendo alta mobilidade de portadores e dimensões naturalmente diminutas.
• Lógica CMOS de silício tradicional: presente nas camadas inferiores, garante compatibilidade com processos consolidados.
• Memória resistiva não volátil (RRAM): empilhada diretamente sobre os transistores, viabiliza armazenamento denso e baixo consumo.

A junção dessas tecnologias em um único fluxo de fabricação gerou interconexões verticais mais curtas e densas, permitindo caminhos de sinal significativamente reduzidos em comparação a projetos 2D.

Desempenho inicial do chip 3D em testes de hardware

Em medições práticas realizadas pelos pesquisadores, o chip 3D alcançou aproximadamente quatro vezes mais throughput do que um chip plano convencional com área e latência similares. Esse resultado deriva, principalmente, da menor distância entre as operações de lógica e o acesso à memória, reduzindo atrasos internos de comunicação.

Imagem: Shutterstock AI

Simulações adicionais, que projetaram pilhas ainda mais altas de memória e lógica, mostraram ganhos de até doze vezes em cargas de trabalho típicas de inteligência artificial, incluindo modelos inspirados em grandes modelos de linguagem. De acordo com os engenheiros, a métrica energia-atraso — que combina consumo de energia e velocidade de processamento — poderia melhorar entre 100 e 1 000 vezes à medida que a integração vertical seja expandida.

Implicações do chip 3D para aplicações de IA

O interesse imediato em arquiteturas tridimensionais recai sobre sistemas de inteligência artificial e computação de alta intensidade. Tarefas de treinamento e inferência de modelos exigem ampla largura de banda entre núcleos de processamento e matrizes de memória. Uma topologia vertical, ao encurtar trajetos de dados e aumentar a densidade de conexões, oferece ganhos diretos de desempenho e economia de energia — requisitos críticos para data centers e dispositivos de borda que executam algoritmos cada vez mais complexos.

Limitações físicas que impulsionam a adoção do chip 3D

Os responsáveis pelo projeto apontam que a evolução monolítica em 3D surge como resposta natural às restrições impostas pela física da miniaturização bidimensional. À medida que os transistores se aproximam de escalas atômicas, aumentar a contagem de dispositivos por unidade de área torna-se economicamente e tecnicamente inviável. Organizar esses dispositivos no espaço vertical, em vez de continuar apenas reduzindo suas dimensões, abre uma nova via para expandir capacidade de processamento sem depender, exclusivamente, de litografias mais finas.

Potencial de migração para produção em larga escala

O fato de o protótipo ter sido finalizado em uma foundry comercial, e não em ambiente acadêmico isolado, sugere caminho claro para a industrialização. Fluxos de 90 nm a 130 nm são considerados maduros e amplamente disponíveis, indicando que fabricantes podem incorporar a técnica sem reestruturar completamente suas instalações. Mesmo com nós de fabricação mais antigos, a arquitetura 3D entrega ganhos volumosos de desempenho, criando forte incentivo econômico para adoção.

Próximos passos na pesquisa e no desenvolvimento de chips 3D

Os pesquisadores planejam ampliar a altura das pilhas de memória e lógica, validar métricas de energia-atraso em escala industrial e explorar aplicações específicas em aceleradores de IA. Essa evolução deverá medir, em condições reais de mercado, se a melhoria de até mil vezes na eficiência observada em estimativas pode ser sustentada em produtos finais.

No estágio atual, o chip 3D demonstrou viabilidade técnica, ganhos tangíveis de throughput e compatibilidade com processos fabris consolidados, estabelecendo as bases para que fundições avaliem rotas de adoção em seus roadmaps de produção.

OrganizaSimples

Olá! Meu nome é Zaira Silva e sou apaixonada por tornar a vida mais leve, prática e organizada — especialmente depois que me tornei mãe.
Criei o Organiza Simples como um cantinho acolhedor para compartilhar tudo o que aprendi (e continuo aprendendo!) sobre organização da casa, da rotina e da mente, sem fórmulas impossíveis ou metas inalcançáveis.